本文關鍵字：

當今IT產業的發展日新月異。對硬件設備的要求也越來
越高，硬件設計師們面臨如何設計高速高密度PCB的難題。
常言道，工欲善其事，必先利其器，這也是越來越多的設計
師放棄低端的PCB設計工具，進而選擇Cadence等公司提供
的高性能PCB EDA軟件的原因。
但是這種變革必然會帶來這樣或那樣的問題。由于接觸
和使用較早等原因，國內的Prote用戶為數眾多，他們在選
擇Cadence高速PCB解決方案的同時，都面臨著如何將手頭
的Protul設計移植到Cadwe PCB設計軟件中的問題。
在這個過程當中碰到的問題大致可分為兩種；一是設計
不很復雜。諺b十師只想借助Cadenca CCT的強大自動布線功
能完成布線工作；二是設計復雜，設計師需要借助信噪分析工
具來對設計進行信噪仿真。設置線網的布線拓撲結構等工作。
對于第一種情況。要做的轉化工作比較簡單，可以使用
Pro曲或h上一提供的Protul到CCT的轉換工具來完成這
一工作、對于第二種情況，要做的工作相對復雜一些。下面
將這種轉化的方法作一簡單的介紹。
Cadwe信噪分析工具的分析對象是Cadence All6ero
的brd文件，而Allegro可以讀入合乎其要求的第三方網表。
Protel輸出的Teleds格式的網表滿足Allesro對第三方網表
的要求，這樣就可以將Protel文件注入Allesro。
這里有兩點請讀者注意。首先，Allesro第三方網表在
＄PACKAGE段不允許有“”；其次，在Protel中，我們用
施辦＊叫o：川的形式表示總線，用施辦＊＊的劉表示總線中的
一根信號，Allegfo第三方網表中總線中的一根信號的表示形
式為Bas NameX。讀者可以通過直接修改Protel輸出的
Teleds網表的方法解決這些問題。
Allegro在注入第三方網表時還需要＄＃F類型器件的設備
描述文件DeviCetxt文件。它的格式如下；
Package；gkBge tyIXi
Class Caatyy
Plllcount；total pinnamber
一
其中常用的是PACKAGE，CLASS，PINCOUNT這幾
項O PACKAGEha了器件的封裝，但Alleqro＄1ii入網表時
會用網表中的PACKAGE項而忽略設備描述文件中的這一項。
CLASS確定器件的類型。以便信噪分折。Cadffi將器件分為
IC，IO。DISCRETE三類O PINCOUNT說明器件的管腳數目。
對于大多數器件。eMtri文件中包含有這三項就足夠了。
有了第三方網表和設備描述文件。我們就可以將Protel
中原理圖設計以網表的形式代入到Cadence PCB設計軟件
中，接下來，設計師就可以借助CadChce PCB軟件在高速
高密度PCB設計方面的強大功能完成自己的設比
如果已經在Protel作了PCB布局的工作，Allesro的
SCflpt功能可以將pYOtCI中的布局在AlloptO中重現出來。在
Protel中。設計師可以輸出一個Place＆PICk文件，這個
文件中包含了每個器件的位置、旋轉角度和放在PCB頂層還
是底層等信息?？梢酝ㄟ^這個文件很方便的生成一個M噸ro
的scriPt文件，在Allegro中執行這個scriPt就能夠重現Protel
中的布局了。下面給出了完成Place＆PICk文件到Allesro
ScriP文件轉化的C＋十代碼。筆者使用這段代碼，僅用了數
分鐘就將一個用戶有800多個器件的PCB板布局在Allopro
重現出來。