時序邏輯設計法適用于plc各輸出信號的狀態變化有一定的時間順序的場合，在程序設計時根據畫出的各輸出信號的時序圖，理順各狀態轉換的時刻和轉換條件，找出輸出與輸入及內部觸點的對應關系，并進行適當簡化。一般來講，時序邏輯設計法應與經驗法配合使用，否則將可能使邏輯關系過于復雜。

    (1)根據控制要求，明確輸入/輸出信號個數。

    (2)明確各輸入和各輸出信號之間的時序關系，畫出各輸入和輸出信號的工作時序圖。

    (3)將時序圖劃分成若干個時間區段，找出區段間的分界點，弄清分界點處輸出信號狀態的轉換關系和轉換條件

    (4) PLC的I/O、內部輔助繼電器和定時器/計數器等進行分配。

    (5)列出輸出信號的邏輯表達式，根據邏輯表達式畫出梯形圖。

    (6)通過模擬調試，檢查程序是否符合控制要求，結合經驗設計法進一步修改程序。